计算机硬件实验-VHDL语言入门
CO002 Computer Hardware Experiments - Introduction to VHDL Language
VHDL语言是一种用来电路设计的硬件描述语言。
VHDL
VHDL设计实体的组成：库和程序包（Library,Package）,实体（Entity）,结构体（Architecture),配置（Configuration).
“- -” 是注释,vhdl不区分大小写。
library ieee;
use ieee.std_logic_1164.all;
– 库名 .包名 ...
